OFFSET CANCELLING CIRCUIT FOR DIFFERENTIAL AMPLIFIER

Patent number:

JP58111415

Publication date:

1983-07-02

Inventor:

NAKAMURA SUNAO

Applicant:

FUJITSU KK

Classification:

- international:

H03F3/45

- european:

Application number:


JP19810207980 19811224

Priority number(s):

Report a data error here

Abstract of JP58111415

PURPOSE:To prevent the operating point from being fixed and the operating range from being narrowered, by feeding-back a DC output of an amplifier negatively to an input side and zeroing a DC offset automatically. CONSTITUTION:DC currents I1i, I2i being equal normally are applied to input terminal IN1, IN2 of a differential amplifier 1 via impedance ZA, ZB from a bias voltage VCT. and when ZA, ZB are equal with each other. potentials at base connecting points A, B, collector connecting points C, D, and output side connecting points E, F of transistors (TR) 1, 2 are equal and a DC offset is zero. While ZA>ZB, the base potential of the TR1 is lower than that of the TR2. This potential difference is amplified and applied to an offset detector 21 of a differential amplifier 2 as a DC offset voltage. As a result, the amplifier 2 feeds back the DC output negatively to the input side and the base potential of the TR1 is made higher than that of the TR2, allowing to zero the DC offset voltage automatically.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(9) 日本国特許庁 (JP)

⑩ 公開特許公報 (A) 昭58-

⑩特許出願公開昭58—111415

⑤Int. Cl.³
H 03 F 3/45

識別記号

庁内整理番号 6832-5 J **43**公開 昭和58年(1983)7月2日

発明の数 1 審査請求 未請求

(全 5 頁)

匈差動増幅器のオフセツトキヤンセル回路

②特

頭 昭56-207980

@出

願 昭56(1981)12月24日

仍発 明 者 中村直

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

四代 理 人 弁理士 青木朗

外3名

}... A

an an 1

1 発明の名前

滋動増幅器のオフセットキャンセル回路

2. 特許請求の範囲

差動増報器の無動出力を入力とし、該差動増報器の入力信号消波数より十分低い高波数神性を有し該差動出力に含まれる直成成分を増報し誤差信号として出力する増幅器と該誤差信号に応じて該差動増幅器のそれぞれの入力端に加えるパイアス電流を変化するパイアス電流派より成ることを特徴とする差動増報器のオフセットキャンセル回路。 3. 発明の幹額な説明

(1) 発明の技術分野

本発明は直流オフセットキャンセル回路、特に 差動増幅器からの出力信号の直流オフセットを自 動的にキャンセルする回路に関する。

(2) 技術の背景

耐気ディスタ用のヘッドとして、磁界の変化に よりインビーダンスが変化する性質を有するマグ ネットレジスティブ菓子が高級度の磁気電気変換 が可能であるため、広く利用され始めている。と のようなマグネットレジスティブ業子に一定のパイアスは沈を沈して信号の動作点を定め、収り出 した信号を整動増幅器により増幅して次段の回路 に接続している。

(3) 従来技術と問題点

第1図は一般的な禁動増報器を示し、人力信号はIN1,IN2より入り増報されてOUT1,OUT2に出力される。VCCは正電派、VEBは食電源を示し、B1,B2は入力鉄場抵抗を示す。禁動増報舗の増幅段は、トランジスタQ1,Q2、抵抗B3,B4、電流源I1、増報器Bにより排成される。

この様な、従来の絶勤増幅器は内部的要因と外部的要因によりオフセットを生じ動作点を変動させることがあった。即ち熱動対を構成する2つのトランジスタQ1、Q2の特性上の相異あるいは入力増子IN1、IN2 に接続された信号派の変化、例えば上記のマグネットレジスティブ第子MRを構成する2つのインビーダンスのアンバランスが

主な要因となり、第2図に示す慈助増幅器の入力 電圧 V_{IM} と出力電圧 V_{OUT} の静特性曲線上におい て、無信号時に上述した要図により入力端子 IN₁, IN₂に直流的な強動電圧 ΔV_I が加わっていると、 オフセット電圧 ΔV₀ が発生し動作点が本来の O 成から偏位して P 点に移動することになる。 この 結果、静特性曲線上の線形部分 A B 内に信号が収 まらなくなり、入力信号 B₁ に対して出力信号 B₀ は否んだ波形となって破線で示す部分だけ忠実に 呼吸されなくなる。すなわちがイナミックレンジ が狭くなってしまり。

とのように従来技術においては、直流分オフセットにより動作点が変動して入力信号に対して出力信号が忠実に再現されず動作範囲が狭くなるという問題点があった。

(4) 発明の目的

本売明の目的は、差動増幅器の直流出力を入力 側へ負帰還させて直流オフセットを自動的にOに することにより、動作点を固定し動作範囲の狭少 を拡大することにある。

から構成されている。

第1億動増幅器1の入力端子IN₄,IN₂にはマ グネットレジスティブ素子MB(以下MBとする) が接続されている。

上配MRはインピーダンス2」、2mを有し、図示する様にセンタータップに電圧 VcTが印加され、電流派22によりそれぞれI11、I21 のパイアス電流が供給される。抵抗R1、R2は増幅器パイアスのためのもので存在しなくてもよいが、その値は 8点 2mに比べ十分大きいものとする。MBと磁取り1が図のような方向で類交すると 2点 は増加し、 2mに減少しその差に比例した交流信号電圧 ムVmがトランジスタTr1、Tr2 は強動対を構成し、抵抗R1、R4の接続点C、Dから上配信号電圧ムVmに 比例した電圧を増幅して取り出し、増幅器 AMPへ供給する。

第2接動増幅器2は第1接動増幅器1の出力側接続点E、Pに接続され産沈分VEG、VEP の整を増幅して取り出すオフセット検出回路21と、該

(5) 発明の構成

本発明によれば蓬動増福器の蓬動出力を入力とし、該蓬動増福器の入力信号高波数より十分低い 高波数特性を有し該差動出力に含まれる面流成分 を増稲し誤影信号として出力する増福器と該誤禁 信号に応じて該整動増福器のそれぞれの入力温に 加えるパイアス電流を変化するパイアス電流派よ り成ることを特徴とする整動増幅器のオフセット キャンセル回路が提供される。

(6) 発斑の実施例

以下、本発明を実施例により旅付図面を参照して説明する。

第3因は本発明による整動増幅器のオフセットキャンセル回路の構成図である。本発明回路は入力増于 IN₁, IN₂から入力したマダネットレジスティブ素子MRからの各個号の発を増幅して出力増于 OUT₁, OUT₂ から取り出す第1差動増幅器1と、該出力増于OUT₁, OUT₂ の出力のうちは過波分のみを増幅して上記入力増于IN₁, IN₂に負機遇させる帰還作用を有する第2差動増幅器2と

検出回路21から入力されたオフセット分により Tr7, Tr8のコレクタ電流変化させ接続点A, BからMR第子インピーダンスZ_M ZBを流れるパイアス電流を変化させるパイアス電流源22から構成されている。

オフセット検出国路21は毎圧減 Vee と電流減 I2、トランジスタ Trā, Trā 及び Trā, Trā を有している。抵抗 R5i R4 は第1の登動増幅器1の負荷として接続される第2の整動増幅器2の影響を少なくする目的で挿入されており、またコンデンサ C は抵抗 R8, R9 と共にローベスフィルタを構成し接続点 B, Pから流入した信号の交流分を除来するために接続されている。

パイアス電流波 2 2を構成するトランジスタ Try, Tra のペースには負電波 V_{RE} により抵抗 R₇, R₁₀、ダイオード Dを介して一定の電流が供 給されてかり、抵抗 R₈, R₉はオフセット検出器 2 1 から供給された直流電池を電圧に変換してト ランジスタ T_{ry}, T_{ra} のエミッタに印加するよう になっている。上記 T_{ry}, Tra は既遂したように R_B, R₉に現れた運圧変化に比例してコレクタ電池 を変化させる。すなわ ZA, ZBへの直流パイアス電 地を変える動きがある。

上配のように構成された本発明回路の動作は次 の通りである。

ボ 1 差動増継器 1 の入力増子 IN_1 , IN_2 からは通常は等しい直流電流 I_{11} , I_{21} がペイアス電圧 V_{0T} から Z_{A} Z_{3} に供給され、 Z_{A} = Z_{3} の時トランジスタ T_{T1} , T_{T2} のペース接続点 A , B コレクタ側の接続点 C 。 D 更に出力側の接続点 E , F の電位は互いに等しい。即ち直流分のオフセットは O である。

どりの場合出力オフセットは AMPの前段のオフセットにより決定されるので接続点 CDから負揮 確させてもよい。

(7) 発明の効果

上記の通り本発明によれば、差動増幅器の直流 出力を入力傾へ負標機させて入力値のパイアス能 流を変化させ直流オフセットを自動的にOにする ととにより、ダイナミックレンジの狭少を除去す ることができる。

4. 図面の簡単な説明

#1 図は従来の無動増幅器第2 図は従来技術の 入出力特性図、第3 図は本発明による差勤増幅器 のオフセットキャンセル回路を示す構成図である。

1…第1差幼增幅器、2…第2差勤增幅器、


2 1 …直流オフセット検出回路、 2 2 … パイアス 電流源。 $T_{r\theta}$ のエミックの電位は T_{r7} のエミック電位化対して高くなるのでとの結果 $T_{r\theta}$ のコレクタ電流は T_{r7} のそれより小さくなり、 T_{r1} のペース電位を T_{r2} のペース電位に比べ高くする様に動く。 すなわち出力オフセット電圧を0 とする様に入力の I_{11} , I_{21} の電流が自動的に変化する。

またMBの $2_A=2_B$ である場合でも、 I_{11} , I_{21} がアンパランスであったり、トランジスチ Tr_4 , Tr_2 がアンパランスであったり、 R_B , R_4 かアンパランスである様な場合、前配と同様出力に 直流オフセット電圧が発生する。 この場合でも、 密動増幅器 2 が働き、出力オフセット電圧を 0 とする様に I_{14} , I_{24} の電流が自動的に変化する。


尚、増幅器をモノリシックICで構成する場合、 オフセット検出器 2 1 のトランジスタ Tr₃, Tr₄と して爆波散替性の低いラテラルPNPトランジス タを用いることによりコンデンサ C は設けなくて すむ。

また第2図の実施例では増幅器 AMPの出力値から負帰還させているが、AMPの利得がほとん

第1図



第 2 図



第3図

